资源简介
AXI4主机从机源码对应分析:
1. 首先主机会在状态机的控制下在四个状态中跳转,分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE,一开始处于IDLE状态,在init_txn_pulse信号的控制下可跳转到INIT_WRITE状态。在INIT_WRITE状态,init_txn_pulse信号只控制了第一次产生start_single_burst_write信号高电平,而后面start_single_burst_write信号高电平的产生主要依靠burst_write_active信号控制
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
I.A.... 656894 2019-04-02 20:00 axi4_master_slave\AXI4-assersion.zip
I.A.... 88199 2019-04-02 16:49 axi4_master_slave\AXI4-master源码分析.docx
I.A.... 119726 2019-04-02 19:59 axi4_master_slave\AXI4_master_slave源码对应分析.docx
文件 1047 2012-12-07 23:30 axi4_master_slave\axi_4\BP063-BU-01000-r0p1-00rel0.lst
文件 421422 2019-04-02 20:25 axi4_master_slave\axi_4\docs\amba4_axi4_svpa_user-guide.pdf
文件 323993 2013-09-04 15:17 axi4_master_slave\axi_4\docs\amba4_release-note.pdf
文件 12844 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC.sv
文件 1820 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC_message_defs.v
文件 1499 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC_message_undefs.v
文件 181780 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC.sv
文件 3086 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_defs.v
文件 23790 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_message_defs.v
文件 7571 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_message_undefs.v
文件 2710 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_undefs.v
文件 26094 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC.sv
文件 5668 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC_message_defs.v
文件 2525 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC_message_undefs.v
文件 100092 2019-04-01 15:09 axi4_master_slave\AXI信号.pptx
文件 235563 2019-04-02 20:00 axi4_master_slave\AXI的从机接口.docx
目录 0 2019-04-02 20:25 axi4_master_slave\axi_4\docs
目录 0 2013-09-04 13:27 axi4_master_slave\axi_4\sva
目录 0 2019-04-02 20:02 axi4_master_slave\axi_4
目录 0 2019-04-03 18:05 axi4_master_slave
----------- --------- ---------- ----- ----
2216323 23
----------- --------- ---------- ----- ----
I.A.... 656894 2019-04-02 20:00 axi4_master_slave\AXI4-assersion.zip
I.A.... 88199 2019-04-02 16:49 axi4_master_slave\AXI4-master源码分析.docx
I.A.... 119726 2019-04-02 19:59 axi4_master_slave\AXI4_master_slave源码对应分析.docx
文件 1047 2012-12-07 23:30 axi4_master_slave\axi_4\BP063-BU-01000-r0p1-00rel0.lst
文件 421422 2019-04-02 20:25 axi4_master_slave\axi_4\docs\amba4_axi4_svpa_user-guide.pdf
文件 323993 2013-09-04 15:17 axi4_master_slave\axi_4\docs\amba4_release-note.pdf
文件 12844 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC.sv
文件 1820 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC_message_defs.v
文件 1499 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4LitePC_message_undefs.v
文件 181780 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC.sv
文件 3086 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_defs.v
文件 23790 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_message_defs.v
文件 7571 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_message_undefs.v
文件 2710 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4PC_undefs.v
文件 26094 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC.sv
文件 5668 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC_message_defs.v
文件 2525 2012-12-07 23:28 axi4_master_slave\axi_4\sva\Axi4StreamPC_message_undefs.v
文件 100092 2019-04-01 15:09 axi4_master_slave\AXI信号.pptx
文件 235563 2019-04-02 20:00 axi4_master_slave\AXI的从机接口.docx
目录 0 2019-04-02 20:25 axi4_master_slave\axi_4\docs
目录 0 2013-09-04 13:27 axi4_master_slave\axi_4\sva
目录 0 2019-04-02 20:02 axi4_master_slave\axi_4
目录 0 2019-04-03 18:05 axi4_master_slave
----------- --------- ---------- ----- ----
2216323 23
- 上一篇:增值税发票号码字体
- 下一篇:DES加解密算法代码及实验报告
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 用Verilog写的等效采样程序
- verilog-XL操作手册
- verilog 交通灯
- 基于FPGA的Verilog HDL语言数字钟
- fpga flash control verilog
- Verilog 数字钟与汽车尾灯
- CAN驱动器-MCP2515-接口程序-Verilog
- Verilog语言编写的VGA显示-俄罗斯方块
评论
共有 条评论