资源简介
此工程是Verilog编写的运动计时器,数码管显示计时时间,有暂停和清零的功能 烧写到板子里好用
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/******************************************************************
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-11-01 16:06 timer\_ngo\
文件 63 2017-11-01 16:06 timer\_ngo\netlist.lst
目录 0 2017-11-01 16:07 timer\_xmsgs\
文件 1454 2017-11-01 16:07 timer\_xmsgs\map.xmsgs
文件 367 2017-11-01 16:06 timer\_xmsgs\ngdbuild.xmsgs
文件 1568 2017-11-01 16:07 timer\_xmsgs\par.xmsgs
文件 760 2017-11-01 16:06 timer\_xmsgs\pn_parser.xmsgs
文件 1149 2017-11-01 16:07 timer\_xmsgs\trce.xmsgs
文件 2458 2017-11-01 16:06 timer\_xmsgs\xst.xmsgs
文件 1017 2017-10-27 15:35 timer\fuse.log
文件 367 2017-10-27 15:35 timer\fuse.xmsgs
文件 253 2017-10-27 15:35 timer\fuseRelaunch.cmd
目录 0 2017-10-27 10:45 timer\ipcore_dir\
目录 0 2017-10-30 13:59 timer\iseconfig\
文件 8497 2017-11-01 16:12 timer\iseconfig\timer.projectmgr
文件 20440 2017-11-01 16:06 timer\iseconfig\timer.xreport
文件 44 2017-10-27 15:35 timer\isim.cmd
文件 564 2017-10-27 15:37 timer\isim.log
目录 0 2017-10-30 13:59 timer\isim\
文件 1668 2017-10-27 15:38 timer\isim\isim_usage_statistics.html
文件 6 2017-10-27 15:35 timer\isim\pn_info
目录 0 2017-10-30 13:59 timer\isim\temp\
文件 4530 2017-10-27 15:35 timer\isim\temp\glbl.sdb
文件 7488 2017-10-27 15:35 timer\isim\temp\timer.sdb
目录 0 2017-10-30 13:59 timer\isim\timer_isim_beh.exe.sim\
文件 0 2017-10-27 15:35 timer\isim\timer_isim_beh.exe.sim\isimcrash.log
文件 4564 2017-10-27 15:35 timer\isim\timer_isim_beh.exe.sim\ISimEngine-DesignHierarchy.dbg
文件 563 2017-10-27 15:38 timer\isim\timer_isim_beh.exe.sim\isimkernel.log
文件 901632 2013-10-13 22:31 timer\isim\timer_isim_beh.exe.sim\libPortability.dll
文件 236 2017-10-27 15:38 timer\isim\timer_isim_beh.exe.sim\netId.dat
文件 121645 2017-10-27 15:35 timer\isim\timer_isim_beh.exe.sim\timer_isim_beh.exe
............此处省略68个文件信息
- 上一篇:设计一个文件来保存并显示1000以内的素数
- 下一篇:基于回归分析的煤炭价格预测模型
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 用Verilog写的等效采样程序
- verilog-XL操作手册
- verilog 交通灯
- 基于FPGA的Verilog HDL语言数字钟
- fpga flash control verilog
- Verilog 数字钟与汽车尾灯
- CAN驱动器-MCP2515-接口程序-Verilog
- Verilog语言编写的VGA显示-俄罗斯方块
评论
共有 条评论