资源简介
基于FPGA的信号发生器,四种波形可调,频率相位可调,(1-999999hz)(幅度+-5V)
PS:由于下载人数比较多,所以会定期出现下载积分上涨的情况(官方机制问题非个人上调),建议关注博主并私聊,我会及时重新发布确保方便大家下载学习
正弦 三角 方波 锯齿
这里使用了某宝的高速的DA模块。所以是在数据发送的时候是并行发送的,
至于输出-+5是模块自身集成了放大器和减法器使得移动到-+5
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/embedded Code/SPARTAN-6/XC6SLX9_V2.0_DAC9767_DDS_J5/Project/rom_reg_tri.v“;
static unsigned int ng1[] = {0U 0U};
static unsigned int ng2[] = {8192U 0U};
static unsigned int ng3[] = {2U 0U};
static void Always_32_0(char *t0)
{
char t6[8];
char t30[8];
char *t1;
char *t2;
char *t3;
char *t4;
char *t5;
char *t7;
char *t8;
unsigned int t9;
unsigned int t10;
unsigned int t11;
unsigned int t12;
unsigned int t13;
unsigned int t14;
unsigned int t15;
unsigned int t16;
unsigned int t17;
unsigned int t18;
unsigned int t19;
unsigned int t20;
char *t21;
char *t22;
unsigned int t23;
unsigned int t24;
unsigned int t25;
unsigned int t26;
unsigned int t27;
char *t28;
char *t29;
char *t31;
LAB0: t1 = (t0 + 2688U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(32 ng0);
t2 = (t0 + 3008);
*((int *)t2) = 1;
t3 = (t0 + 2720);
*((char **)t3) = t2;
*((char **)t1) = &&LAB4;
LAB1: return;
LAB4: xsi_set_current_line(32 ng0);
LAB5: xsi_set_current_line(33 ng0);
t4 = (t0 + 1208U);
t5 = *((char **)t4);
t4 = ((char*)((ng1)));
memset(t6 0 8);
t7 = (t5 + 4);
t8 = (t4 + 4);
t9 = *((unsigned int *)t5);
t10 = *((unsigned int *)t4);
t11 = (t9 ^ t10);
t12 = *((unsigned int *)t7);
t13 = *((unsigned int *)t8);
t14 = (t12 ^ t13);
t15 = (t11 | t14);
t16 = *((unsigned int *)t7);
t17 = *((unsigned int *)t8);
t18 = (t16 | t17);
t19 = (~(t18));
t20 = (t15 & t19);
if (t20 != 0)
goto LAB9;
LAB6: if (t18 != 0)
goto LAB8;
LAB7: *((unsigned int *)t6) = 1;
LAB9: t22 = (t6 + 4);
t23 = *((unsigned int *)t22);
t24 = (~
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-04-07 11:10 XC6SLX9_V2.0_DAC9767_DDS_J5\
文件 500 2019-04-07 11:10 XC6SLX9_V2.0_DAC9767_DDS_J5\demo.cfi
文件 936773 2019-04-07 11:10 XC6SLX9_V2.0_DAC9767_DDS_J5\demo.mcs
文件 759 2019-04-07 11:10 XC6SLX9_V2.0_DAC9767_DDS_J5\demo.prm
文件 1477 2019-04-07 11:12 XC6SLX9_V2.0_DAC9767_DDS_J5\impact.xsl
文件 295 2019-04-07 03:02 XC6SLX9_V2.0_DAC9767_DDS_J5\impact_impact.xwbt
文件 141 2019-04-07 03:04 XC6SLX9_V2.0_DAC9767_DDS_J5\output.txt
目录 0 2019-04-16 22:11 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\
文件 511 2019-04-07 11:16 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\AD_demo.cfi
文件 936773 2019-04-07 11:16 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\AD_demo.mcs
文件 780 2019-04-07 11:16 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\AD_demo.prm
文件 7208 2019-04-16 00:39 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\dac9767.bgn
文件 340713 2019-04-16 00:39 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\dac9767.bit
文件 1185 2019-04-16 00:35 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.bld
文件 511 2019-04-08 22:42 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\dac9767.cfi
文件 41867 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.cmd_log
文件 379 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\dac9767.drc
文件 1512 2019-04-08 17:04 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.fdo
文件 23153 2019-04-16 21:58 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.gise
文件 21214 2019-04-15 20:28 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ipf
文件 6 2019-04-16 00:33 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.lso
文件 1106367 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ncd
文件 1453384 2019-04-16 00:34 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ngc
文件 2271252 2019-04-16 00:35 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ngd
文件 1497567 2019-04-16 00:33 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ngr
文件 8240 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.pad
文件 9218 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.par
文件 2474 2019-04-16 00:36 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.pcf
文件 341 2019-04-16 00:33 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.prj
文件 17502 2019-04-16 00:38 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.ptwx
文件 0 2019-04-16 00:34 XC6SLX9_V2.0_DAC9767_DDS_J5\Project\DAC9767.stx
............此处省略694个文件信息
相关资源
- 黑金spartan-6开发板verilog教程
- DSP与FPGA并行通信
- FPGA采集外部AD数据
- 数字下变频 DDC cic hb fir滤波器的设
- FPGA视频特效处理 画中画 缩放 镜像
- 塞林思SDI开发源码FPGA
- 以太网PHY芯片直接使用FPGA驱动的参考
- FPGA原型验证方法学
- zedboard官方教程
- 基于FPGA的电子钟设计
- 多媒体处理FPGA实现-System Generator篇完
- 基于DE2-115通过NIOS ii 控制VGA
- Xilinx FPGA的MultiBoot的实现.rar
- 基于fpga的正弦信号发生器verilog代码
- FPGA设计简易时钟
- 《The ZYNQ Book》中文版pdf
- 基于Verilog的BPSK
- 直方图均衡化FPGA实现代码
- XILINX FPGA Verilog编程大全 很好的例程
- Xilinx Zynq Ultrascale+ datasheet
- Verilog SOPC高级实验教程 -夏宇闻-带书
- virtex-5原版用户手册+中文用户手册U
- ALINX黑金Zynq7000开发平台AX7010_AX7020配套
- 基于SOC fpga的开发教程
- FPGA控制dac7731
- 基于FPGA的多功能时钟verilog语言.zip
- 赛灵思FPGA-XC6SLX9最小系统资料
- 黑金Sparten6开发板AX309 Verilog教程V3.2
- 基于FPGA的电机控制代码
- FPGA入门学习资料含14个完整工程,b
评论
共有 条评论