资源简介
《Verilog HDL设计与实战》1到22章,缺少第三章和第15章,如有补充,欢迎联系。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 165042 2014-09-23 18:46 《Verilog HDL设计与实战》Chapter15.zip
文件 349318 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter16.zip
文件 744853 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter17.zip
文件 621719 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter18.zip
文件 2318332 2014-09-23 18:31 《Verilog HDL设计与实战》Chapter01.zip
文件 258667 2014-09-11 21:54 《Verilog HDL设计与实战》Chapter02.zip
文件 140757 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter04.zip
文件 1065485 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter05.zip
文件 580258 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter06.zip
文件 4386 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter07.zip
文件 139481 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter08.zip
文件 846207 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter09.zip
文件 46777 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter10.zip
文件 848817 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter12.zip
文件 651893 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter13.zip
文件 126770 2014-09-11 21:53 《Verilog HDL设计与实战》Chapter14.zip
文件 3296192 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter19.zip
文件 199580 2014-09-23 18:34 《Verilog HDL设计与实战》Chapter20.zip
文件 15580431 2014-09-23 18:34 《Verilog HDL设计与实战》Chapter21.zip
文件 17091319 2014-09-23 18:36 《Verilog HDL设计与实战》Chapter22.zip
----------- --------- ---------- ----- ----
45076284 20
----------- --------- ---------- ----- ----
文件 165042 2014-09-23 18:46 《Verilog HDL设计与实战》Chapter15.zip
文件 349318 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter16.zip
文件 744853 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter17.zip
文件 621719 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter18.zip
文件 2318332 2014-09-23 18:31 《Verilog HDL设计与实战》Chapter01.zip
文件 258667 2014-09-11 21:54 《Verilog HDL设计与实战》Chapter02.zip
文件 140757 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter04.zip
文件 1065485 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter05.zip
文件 580258 2014-09-11 21:55 《Verilog HDL设计与实战》Chapter06.zip
文件 4386 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter07.zip
文件 139481 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter08.zip
文件 846207 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter09.zip
文件 46777 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter10.zip
文件 848817 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter12.zip
文件 651893 2014-09-23 18:30 《Verilog HDL设计与实战》Chapter13.zip
文件 126770 2014-09-11 21:53 《Verilog HDL设计与实战》Chapter14.zip
文件 3296192 2014-09-23 18:33 《Verilog HDL设计与实战》Chapter19.zip
文件 199580 2014-09-23 18:34 《Verilog HDL设计与实战》Chapter20.zip
文件 15580431 2014-09-23 18:34 《Verilog HDL设计与实战》Chapter21.zip
文件 17091319 2014-09-23 18:36 《Verilog HDL设计与实战》Chapter22.zip
----------- --------- ---------- ----- ----
45076284 20
相关资源
- aurora_8b10b_0_ex_framing.7z
- 《深入浅出玩转 FPGA》[吴厚航] [书签
- FPGA 图像处理
- [BUPT]数字逻辑 - 编程作业 + PPTVHDL整合
- FPGA课程设计,数字时钟,verilog编写
- Verilog+HDL数字设计与综合(第二版)
- 用128*64液晶显示的数字电压表VHDL程序
- EDA技术实用教程-verilog HDL第五版潘松
- Verilog数字系统设计教程_夏宇闻_链接
- FPGA与SOPC设计教程:DE2实践+光盘案例
- 从零开始学cpld和verilog+hdl编程技术
- Verilog编写呼吸灯,利用PWM波实现功能
- QuartusII软件下的时序约束使用方法
- FPGA硬件逻辑资源实现UDP协议通信的开
- FPGA数字信号处理九Vivado FFT IP核实现
- DAC8532_SPI_双通道verilog控制
- FPGA verilog例程+详细的注释
- vivado_Verilog_DDR3
- Advanced ASIC Chip Synthesis Using Synopsys De
- 设计与验证:Verilog HDL 吴继华编著
- Active-HDL官方教程英文版
- VerilogHDL那些事儿-整合篇.pdf
- 数字逻辑基础与Verilog设计原书第2版
- FPGA实用代码 VHDL
- FPGA开发板Verilog例程基础+进阶
- VerilogHDL数字设计与综合第二版带书签
- Verilog HDL 程序设计与实践可编辑版本
- 国外经典FPGA-Prototyping-By-Verilog-Exampl
- 六位抢答器VHDL
- 数字系统的VHDL设计江国强 编
评论
共有 条评论