-
大小: 3.58MB文件类型: .rar金币: 2下载: 0 次发布日期: 2023-08-17
- 语言: 其他
- 标签: VerilogHDL CPU设计 单周期
资源简介
一个用VerilogHDL语言实现的单时钟周期CPU原代码,里面有完整的工程代码,逻辑图,报告文档等。此CPU共完成了16条常见MIPS指令。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 44032 2010-01-06 14:46 单周期CPU设计\指令执行过程.vsd
文件 3489110 2010-01-14 18:46 单周期CPU设计\SigCyl_CPU071221093.rar
文件 304058 2010-03-11 20:09 单周期CPU设计\单周期报告文档.docx
文件 50688 2010-01-06 13:30 单周期CPU设计\MIPS指令格式.vsd
文件 98816 2009-12-17 20:37 单周期CPU设计\SingleCyclCPU.vsd
文件 15124 2010-01-14 15:36 单周期CPU设计\仿真截图\NTL.PNG
文件 20428 2010-01-14 16:17 单周期CPU设计\仿真截图\im1.PNG
文件 18042 2010-01-14 16:18 单周期CPU设计\仿真截图\im2.PNG
文件 18436 2010-01-14 16:19 单周期CPU设计\仿真截图\im3.PNG
文件 17619 2010-01-14 16:20 单周期CPU设计\仿真截图\im4.PNG
文件 22346 2010-01-14 16:20 单周期CPU设计\仿真截图\im5.PNG
目录 0 2010-01-14 15:36 单周期CPU设计\仿真截图
目录 0 2009-12-29 21:40 单周期CPU设计
----------- --------- ---------- ----- ----
4098699 13
----------- --------- ---------- ----- ----
文件 44032 2010-01-06 14:46 单周期CPU设计\指令执行过程.vsd
文件 3489110 2010-01-14 18:46 单周期CPU设计\SigCyl_CPU071221093.rar
文件 304058 2010-03-11 20:09 单周期CPU设计\单周期报告文档.docx
文件 50688 2010-01-06 13:30 单周期CPU设计\MIPS指令格式.vsd
文件 98816 2009-12-17 20:37 单周期CPU设计\SingleCyclCPU.vsd
文件 15124 2010-01-14 15:36 单周期CPU设计\仿真截图\NTL.PNG
文件 20428 2010-01-14 16:17 单周期CPU设计\仿真截图\im1.PNG
文件 18042 2010-01-14 16:18 单周期CPU设计\仿真截图\im2.PNG
文件 18436 2010-01-14 16:19 单周期CPU设计\仿真截图\im3.PNG
文件 17619 2010-01-14 16:20 单周期CPU设计\仿真截图\im4.PNG
文件 22346 2010-01-14 16:20 单周期CPU设计\仿真截图\im5.PNG
目录 0 2010-01-14 15:36 单周期CPU设计\仿真截图
目录 0 2009-12-29 21:40 单周期CPU设计
----------- --------- ---------- ----- ----
4098699 13
- 上一篇:windows下tar工具
- 下一篇:带有动画效果的圆饼图
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- 基于Tomasulo算法的32位RISC带Cache的流水
- 详细讲解fpga硬件电路设计设计方法进
- MIPS多周期流水线CPU设计
- 五级流水线MIPS指令集cpu设计,verilo
- 数字电路课程CPU设计verilog完整代码
- FPGA蜂鸣器播放音乐
- 四位精简指令集的cpu设计
- 基于verilog的MIPS32单周期CPU设计与实现
- MIPSsimMIPS指令系统模拟器.zip
- 华中科技大学计算机组成原理实验报
- verilog hdl语言简易十进制计算器
- 16位实验CPU设计介绍
- quartus ii verilog hdl 正弦信号发生器
- 12条MIPS指令多周期CPU设计
- NIOSII那些事儿 REV7.0_完整版
- 单周期CPU设计全过程
- 基于MIPS指令集的32位CPU设计与Verilog语
- 基于MIPS指令集的32位CPU设计与Verilog语
- VHDL基于MIPS指令集的32位CPU设计含源码
- 李玮超基于MIPS指令集的32位CPU设计与
- CPU设计与实践 ISE工程文件直接可运行
- CPU设计QuartusⅡ
- 计算机组成与结构第5版习题详解、实
- 计算机组成原理实验单周期CPU设计实
- 数字电路设计与VerilogHDL.pdf
- verilog hdl vhdl实用100个 quartus 2 仿真 源
- 用VerilogHDL语言编写的基于FBGA的四位数
- 16位5级流水线CPU设计
- 《计算机组成原理》实验报告-单周期
评论
共有 条评论