• 大小: 5KB
    文件类型: .rar
    金币: 1
    下载: 0 次
    发布日期: 2021-01-07
  • 语言: 其他
  • 标签: Verilog  硬件设计  

资源简介

数字时钟verilog程序
拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟,具体要求如下:
(1) 能准确计时,并以数字形式在数码管上显示时、分、秒,(小时按24小时进制)
(2) 具有调节分钟、小时的功能
(3) 具有整点报时功能,即当分钟为00时,要有LED灯显示来表明到了整点
(4) 具有闹钟功能,能自己设计闹钟时间,当时钟时间与闹钟时间一致时(分钟与小时一致,对秒钟无要求),要有LED灯显示表明到了闹钟设定时间

资源截图

代码片段和文件信息

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       2860  2020-01-08 18:08  clock.v

     文件       1295  2019-12-16 00:18  cnt24.v

     文件       1451  2020-01-05 23:28  cnt60.v

     文件        472  2020-01-08 18:01  conf.ucf

     文件       1193  2020-01-08 13:39  fenpin_1Hz.v

     文件       1810  2020-01-08 13:52  scan.v

     文件       1364  2019-12-15 10:51  adjust.v

----------- ---------  ---------- -----  ----

                10445                    7


评论

共有 条评论