资源简介
数字时钟verilog程序
拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟,具体要求如下:
(1) 能准确计时,并以数字形式在数码管上显示时、分、秒,(小时按24小时进制)
(2) 具有调节分钟、小时的功能
(3) 具有整点报时功能,即当分钟为00时,要有LED灯显示来表明到了整点
(4) 具有闹钟功能,能自己设计闹钟时间,当时钟时间与闹钟时间一致时(分钟与小时一致,对秒钟无要求),要有LED灯显示表明到了闹钟设定时间
拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟,具体要求如下:
(1) 能准确计时,并以数字形式在数码管上显示时、分、秒,(小时按24小时进制)
(2) 具有调节分钟、小时的功能
(3) 具有整点报时功能,即当分钟为00时,要有LED灯显示来表明到了整点
(4) 具有闹钟功能,能自己设计闹钟时间,当时钟时间与闹钟时间一致时(分钟与小时一致,对秒钟无要求),要有LED灯显示表明到了闹钟设定时间
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2860 2020-01-08 18:08 clock.v
文件 1295 2019-12-16 00:18 cnt24.v
文件 1451 2020-01-05 23:28 cnt60.v
文件 472 2020-01-08 18:01 conf.ucf
文件 1193 2020-01-08 13:39 fenpin_1Hz.v
文件 1810 2020-01-08 13:52 scan.v
文件 1364 2019-12-15 10:51 adjust.v
----------- --------- ---------- ----- ----
10445 7
----------- --------- ---------- ----- ----
文件 2860 2020-01-08 18:08 clock.v
文件 1295 2019-12-16 00:18 cnt24.v
文件 1451 2020-01-05 23:28 cnt60.v
文件 472 2020-01-08 18:01 conf.ucf
文件 1193 2020-01-08 13:39 fenpin_1Hz.v
文件 1810 2020-01-08 13:52 scan.v
文件 1364 2019-12-15 10:51 adjust.v
----------- --------- ---------- ----- ----
10445 7
- 上一篇:梯度下降法实现多项式回归job.rar
- 下一篇:天翼云从业者试题汇总
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- 数字电子技术基础_余孟尝第3版.rar
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 用Verilog写的等效采样程序
- verilog-XL操作手册
- verilog 交通灯
- 基于FPGA的Verilog HDL语言数字钟
- fpga flash control verilog
- Verilog 数字钟与汽车尾灯
- CAN驱动器-MCP2515-接口程序-Verilog
评论
共有 条评论