资源简介
1.基于FPGA的cordic算法程序，输出IQ信号的幅度及相位
2.精度较高，相位精度为2/9000，幅度精度为1/1000。其中相伴扩大了100倍，幅度扩大了1.6倍。
代码片段和文件信息
相关资源
- FPGA实现FFT （设计报告+源代码）
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- 18个手把手教你FPGA的入门实验
- 毕业论文OFDM 通信系统基带数据处理部
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- ws2812驱动代码FPGA ALTERA
- Master SPI的Verilog源代码（包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- EDA技术：正弦信号发生器设计
- 占空比，幅值和步进可调的DDS输出，
- 32位进位选择加法器
- 无线通信fpga设计田耘
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- fpga数字电压表设计
- 基于fpga的dds信号发生器的代码
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 哈工大计算机设计与实践cpu源码及报
- 高速缓存（Cache）的Verilog代码
- FPGA数字频率计的设计中英对照外文文
评论
共有 条评论