资源简介
该代码实用Verilog实现UART功能,为Xilinx公司的设计实例。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1353 2001-03-02 11:50 irda_uart.v
文件 2247 2001-03-02 11:52 irda_uart_tb.v
文件 6655 2001-08-15 16:43 README.txt
文件 5717 2001-03-02 11:55 RXCVER.V
文件 3403 2001-03-02 11:53 sirendec.v
文件 4592 2001-03-02 18:26 TXMIT.V
文件 1890 2001-03-02 18:28 UART.V
文件 2064 2001-03-05 15:13 Uart_tb.v
----------- --------- ---------- ----- ----
文件 1353 2001-03-02 11:50 irda_uart.v
文件 2247 2001-03-02 11:52 irda_uart_tb.v
文件 6655 2001-08-15 16:43 README.txt
文件 5717 2001-03-02 11:55 RXCVER.V
文件 3403 2001-03-02 11:53 sirendec.v
文件 4592 2001-03-02 18:26 TXMIT.V
文件 1890 2001-03-02 18:28 UART.V
文件 2064 2001-03-05 15:13 Uart_tb.v
- 上一篇:labview文件隐藏
- 下一篇:操作系统第五版答案
相关资源
- 基于FPGA EP2C8的LCD控制器
- ISE中调用FFT IP Core的源程序
- ALU Verilog计组实验文件
- AES的verilog实现
- Quartus II 15.0 位破解器
- FPGA实现冒泡排序
- xilinx器hs3的量产工具
- 顺序延时关断三盏灯,VHDL程序
- VHDL分频器
- 二进制转bcd码Verilog
- 论文研究-基于FPGA和AVR的多普勒超声波
- Verilog动态数码管显示十进制
- 基于FPGA的神经网络PID控制器设计与实
- FPGA学习经验的总结之二:AXI4-Stream协
- 数字钟的FPGA实现并在VGA上显示
- 安装quartus II后无法找到usb blaster的解
- MIPS多周期CPU设计
- verilog-dpsk调制与解调
- verilogFLASH读写时序
- 用FPGA做DDS
- DDS verilog程序
- 基于verilog的电梯系统设计
- fpga音频程序
- FPGA通过IIC协议驱动24LC32EEPROM
- 基于verilog设计的围棋比赛限时限步器
- 基于IIC通信的EEPROM读/写Verilog/VHDL程序
- FPGA读取NANDFLASH的ID
- verilog实现多周期MIPSCPU设计,在model
- FPGA的PCI接口设计
- 基于FPGA的spi通信
评论
共有 条评论