资源简介
这是一个基于verilog设计的围棋比赛限时限步的工具。在GW48板子上可以实现以下功能:1、复位;2、限步,30步;3、限时,每步棋的时间限定为60S;本人只是初学者,欢迎提议,相互进步。
代码片段和文件信息
相关资源
- 基于IIC通信的EEPROM读/写Verilog/VHDL程序
- verilog实现多周期MIPSCPU设计,在model
- sd_verilog
- Verilog数字钟设计实验报告
- 基于verilog的小数分频
- RS(255239) Verilog HDL
- 任意层电梯设计Verilog源代码
- fpga verilog 串口发送程序
- 基于Verilog对m序列进行汉明码编译码(
- verilog 国外经典代码
- Verilog电梯设计FPGA代码
- 明德扬FPGA全套视频分享
- 如何用FPGA制作音乐盒并播放音乐
- 用于通信的4PPM编码verilog代码
- 基于FPGA实现AD转换的verilog代码
- verilog时钟
- 二维dct源代码
- Verilog时钟按键去抖功能
- Verilog的DS18b20代码61593
- 除法器的Verilog实现
- SOCVerilog源文件
- fft1024 verilog代码 非ip核想学习的
- 有关 verilog的76例源码
- 多周期CPU的设计与Verilog实现
- 数字电子钟verilog课程设计
- FPGA读写 IS61LV25616AL的verilog程序
- 浮点运算单元(Verilog)
- 基于LCD12864的verilog代码
- 四位串行进位加法器
- FPGA实现的联通区识别算法Verilog源代码
评论
共有 条评论