资源简介
利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒~59分59.99秒范围进行计时,显示最长时间是59分59秒,超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用,使用以后计时器清零,并做好下一次计时的准备。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-06-27 08:33 1\
文件 14630 2018-06-26 15:50 1\Block1.bdf
文件 1260 2018-06-27 08:33 1\SECOND.qpf
文件 2162 2018-06-27 08:33 1\SECOND.qsf
文件 932 2018-06-26 15:13 1\SECOND.vhd
文件 922 2018-06-26 15:14 1\Vhdl2.vhd
文件 437 2018-06-26 15:15 1\Vhdl3.vhd
目录 0 2018-06-27 08:33 1\db\
文件 137 2018-06-27 08:33 1\db\SECOND.db_info
文件 14630 2018-06-26 15:51 1\timer.bdf
----------- --------- ---------- ----- ----
目录 0 2018-06-27 08:33 1\
文件 14630 2018-06-26 15:50 1\Block1.bdf
文件 1260 2018-06-27 08:33 1\SECOND.qpf
文件 2162 2018-06-27 08:33 1\SECOND.qsf
文件 932 2018-06-26 15:13 1\SECOND.vhd
文件 922 2018-06-26 15:14 1\Vhdl2.vhd
文件 437 2018-06-26 15:15 1\Vhdl3.vhd
目录 0 2018-06-27 08:33 1\db\
文件 137 2018-06-27 08:33 1\db\SECOND.db_info
文件 14630 2018-06-26 15:51 1\timer.bdf
- 上一篇:情感分析负面评价词语英文
- 下一篇:电子密码锁设计源代码
相关资源
- 单片机数字时钟包附电路图 源程序
- 基于ISE的基本数字时钟工程
- 基于STC89C52单片机的数字时钟
- 基于单片机的数字时钟系统设计
- 数电课程设计-数字时钟multisim
- EDA 数字时钟课程设计 Quartus II 闹钟
- 12/24小时数字时钟设计
- 74ls90十进制数字24小时时钟设计图
- 数字时钟微机原理课程设计
- 基于单片机的数字时钟
- 南京理工大学 2018研究生电类综合实验
- verilog编写的数字时钟、万年历、闹钟
- 基于verilog的数字时钟设计
- 数字时钟原理图+pcb
- 基于nexys4 ddr的数字时钟
- 利用矩阵键盘控制51单片机LCD12864显示
- FPGA数字时钟含闹钟
- 基于verilog语言的数字时钟设计
- 数字时钟设计内含原理图、源代码、
- 基于VHDL的多功能数字时钟设计
- FPGA课程设计,数字时钟,verilog编写
- 基于FPGA的多功能时钟verilog语言.zip
- Flash翻页时钟、模拟时钟、数字时钟
- 多功能数字时钟课程设计报告
- 数字时钟8.0.7z
- EDA课程设计 数字时钟的设计VHDL
- 基于VHDL的数字时钟源程序+详细设计报
- 使用vivad写的数字时钟,带有蜂鸣器闹
- Flash数字时钟 数字LED时间显示动画.
- 基于FPGA的数字时钟可调时BASYS2绝对有
评论
共有 条评论