资源简介
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。
代码片段和文件信息
- 上一篇:用CPLD实现单片机并行I/O接口的扩展
- 下一篇:用74ls160实现60进制
相关资源
- 基于Verilog的FPGA 数字跑表
- 基于verilog的电梯系统设计
- 基于verilog设计的围棋比赛限时限步器
- 基于verilog的小数分频
- 基于Verilog对m序列进行汉明码编译码(
- 基于Verilog的低功耗矩阵键盘扫描设计
- 基于verilog的CMI编码实现
- 基于Verilog的FPGA步进电机控制
- 基于verilog语言的8位CPU设计
- 基于verilog语言的mips的CPU模型
- 基于Verilog_HDL的乐曲演奏电路设计
- 基于verilog语言在basys2中设计自动售货
- 基于verilog 设计的抢答器
- 基于verilog的QPSK调制的实现
- 基于verilog的炸弹人游戏
评论
共有 条评论