源码之巅峰
全部资源
全部资源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
其他
上传
VIP购买
登录
注册账号
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
其他
verilog分频器
收藏(0)
大小: 12KB
文件类型: .pdf
金币: 1
下载: 0 次
发布日期: 2021-06-06
语言
:
其他
标签
:
分频器
高速下载
资源简介
由100mhz的分频为1mhz时钟和62.5k的时钟
资源截图
小图
大图
代码片段和文件信息
上一篇:
GEEK OS课程设计报告
下一篇:
上海市区县行政边界sho
挑错
打印
评论
共有
条评论
举报
顶一次
踩一次 1400 次
相关资源
50MHZ 分频至1MHZ1KHz1Hz 分频器
VHDL分频器
使用vrilog语言通过quartues编译百秒内倒
奇偶分频器设计源码及testbench
分频器微机原理课程设计
占空比可变分频器.docx
Verilog HDL的任意的分频器设计
2dpsk编解码10个模块的源程序vhdl
电子设计大赛高频组常用17大模块——
×
×
评论
共有 条评论