资源简介
设计一个能对2MHZ 以下的脉冲信号进行分频的器件。分频系数由STAR ES598PCI单板开发机的小键盘输入。由LED显示分频系数
代码片段和文件信息
- 上一篇：评分系统微机原理课程设计
- 下一篇：文字倒序工具小软件
相关资源
- 16分频器的Verilog HDL程序源代码
- 基于quartus的分频器和定时器设计
- 基于FPGA的通用可控分频器的设计
- 多模分频器资料.rar
- 华南理工大学VHDL实验数码管与分频器
- 使用VHDL进行各种分频器设计
- 任意整数占空比50%分频器vhdl
- Verilog HDL分频器 2分频 4分频 8 分频1
- FPGA电子时钟 用verilog语言 可实现时间
- FPGA任意数分频器设计
- 50MHz逐步分频器VHDL代码
- verilog分频器
- 50MHZ 分频至1MHZ1KHz1Hz 分频器
- VHDL分频器
- 使用vrilog语言通过quartues编译百秒内倒
- 奇偶分频器设计源码及testbench
- 占空比可变分频器.docx
- Verilog HDL的任意的分频器设计
- 2dpsk编解码10个模块的源程序vhdl
- 电子设计大赛高频组常用17大模块——
川公网安备 51152502000135号
评论
共有 条评论