资源简介
（1） 设计指标
1． 时钟以十二小时为一个周期
2． 显示时、分、秒；
3． 具有校时功能，可以对时和分单独校时；
4． 为了设计的稳定性和准确，由石英晶体振荡电路提供时间基准信号
代码片段和文件信息
相关资源
- 单片机数字时钟包附电路图 源程序
- 基于ISE的基本数字时钟工程
- 基于STC89C52单片机的数字时钟
- 基于单片机的数字时钟系统设计
- 数电课程设计-数字时钟multisim
- EDA 数字时钟课程设计 Quartus II 闹钟
- 12/24小时数字时钟设计
- 74ls90十进制数字24小时时钟设计图
- 数字时钟微机原理课程设计
- 基于单片机的数字时钟
- 南京理工大学 2018研究生电类综合实验
- verilog编写的数字时钟、万年历、闹钟
- 基于verilog的数字时钟设计
- 数字时钟原理图+pcb
- 基于nexys4 ddr的数字时钟
- 利用矩阵键盘控制51单片机LCD12864显示
- FPGA数字时钟含闹钟
- 基于verilog语言的数字时钟设计
- 数字时钟设计内含原理图、源代码、
- 基于VHDL的多功能数字时钟设计
- FPGA课程设计，数字时钟，verilog编写
- 基于FPGA的多功能时钟verilog语言.zip
- Flash翻页时钟、模拟时钟、数字时钟
- 多功能数字时钟课程设计报告
- 数字时钟8.0.7z
- EDA课程设计 数字时钟的设计VHDL
- 基于VHDL的数字时钟源程序+详细设计报
- 数字秒表--EDA课程设计完整版（设计报
- 使用vivad写的数字时钟，带有蜂鸣器闹
- Flash数字时钟 数字LED时间显示动画.
川公网安备 51152502000135号
评论
共有 条评论