资源简介
filelist:
dma_axi64.v
dma_axi64_dual_core.v
dma_axi64_apb_mux.v
dma_axi64_reg.v
dma_axi64_reg_core0.v
prgen_scatter8_1.v
dma_axi64_core0_top.v
dma_axi64_core0.v
dma_axi64_core0_wdt.v
dma_axi64_core0_arbiter.v
dma_axi64_core0_ctrl.v
dma_axi64_core0_axim_wr.v
dma_axi64_core0_axim_cmd.v
d
dma_axi64.v
dma_axi64_dual_core.v
dma_axi64_apb_mux.v
dma_axi64_reg.v
dma_axi64_reg_core0.v
prgen_scatter8_1.v
dma_axi64_core0_top.v
dma_axi64_core0.v
dma_axi64_core0_wdt.v
dma_axi64_core0_arbiter.v
dma_axi64_core0_ctrl.v
dma_axi64_core0_axim_wr.v
dma_axi64_core0_axim_cmd.v
d
代码片段和文件信息
相关资源
- Verilog官方语法
-
FSM-ba
sed Digital Design using Verilog HDL - Verilog HDL入门第三版.pdf
- FPGA数字时钟含闹钟
- STM32的SPI通信总结(含DMA).pdf
- Verilog语言实现智能6层单电梯
- Writing Testbenches using systemverilog.pdf
- 矩阵键盘的简易计算器带仿真代码
- Verilog数字钟自动计时+手动校时+倒计
- Verilog时钟带闹铃等功能
- rs232串口收发verilog程序
- UART收发完整verilog代码
- 停车场车辆进出计数+状态机Verilog H
- 按键计数器+按键去抖Verilog HDL
- F407的ADC多通道采样+DMA
- 简单的verilog贪吃蛇小程序
- 单周期CPU设计verilog
- 基于Verilog语言的电子秒表设计
- STM32-函数信号发生器
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- STM32F103 串口DMA+空闲中断接收(修复版
- STM32双通道DMA数据
- eetop.cn_SystemVerilogforDesign(2ndedition)
- log_verilog.rar
- verilog数字电路课程设计--洗衣机
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
评论
共有 条评论